(54) TENTATIVE STORAGE DEVICE FOR PACKET

(43) 22.1.1992 (19) JP (11) 4-17431 (A)


(21) Appl. No. 2-121509 (22) 11.5.1990

(71) NEC CORP (72) HIROSHI NAGANO

(51) Int. Cl5. H04L12/56, H04L12/48

PURPOSE: To decrease a delay caused in the device by storing a packet into a separate first in first out FIFO memory in response to the priority decided depending on tightness of delay quality and reading a packet with higher prior-

CONSTITUTION: First to N-th FIFO memories 11-1-11-N are provided. Moreover, the device is provided with a priority discrimination means 14 discriminating the priority provided in a packet, a storage means storing the packet to the FIFO memories 11-1-11-N corresponding to the priority discriminated by the priority discrimination means 14, and readout means 18-1-18-N reading the packet sequentially from the FIFO memory 11:1 having highest priority among the FIFO memories 11-1-11-N. Then the packet is read with priority from the FIFO memories 11-1 with high priority. Thus, a delay caused in the device is decreased against a tight packet.



12: selector circuit. 14: control circuit

(54) EYE PATTERN EVALUATION DEVICE

(11) 4-17432 (A) (43) 22.1.1992 (19) JP


(21) Appl. No. 2-121512 (22) 11.5.1990

(71) NEC CORP (72) TAKAAKI OGATA

(51) Int. Cl⁵. H04L25/02//H04B10/08,H04L1/00

PURPOSE: To relieve the load required for evaluation of an eye pattern in a short time by modulating an identification voltage and an identification clock phase with separate modulation signals having a prescribed phase difference so as to move an identification point automatically in the eye pattern.

CONSTITUTION: The device is especially provided with an amplitude modulator 25 and a phase modulator 26 and they are respectively arranged between an identification circuit 1 and an identification voltage generating section 18 and between an identification circuit 15 and an identification clock generating section 19. An amplitude modulation signal 28 and a phase modulation signal 29 whose phases are deviated by $\pi/2$ are inputted respectively from an oscillator 27 to the two modulators 25,26. Then the separate modulation signals 28,29 whose phases are deviated by $\pi/2$ modulate the identification voltage and the identification clock phase to shift the identification point in the eye pattern automatically.



14: eye pattern display section. 11: optical receiver measured, 16: error rate measuring device

(54) RADIO EQUIPMENT


(11) 4-17433 (A) (43) 22.1.1992 (19) JP

(21) Appl. No. 2-120993 (22) 10.5.1990 (71) SEIKO INSTR INC (72) YUJI YOSHINO

(51) Int. Cls. H04L25/03,H04B7/26

PURPOSE: To eliminate deterioration in a duty ratio of a digital signal after waveform shaping by forming a waveform shaping circuit with a waveform differentiating means and a comparator circuit means.

CONSTITUTION: A waveform shaping circuit consists of a waveform differentiating means 10 and a comparator circuit means 11 having a hysteresis. The waveform differentiating means 10 cuts off a DC component up to a pre-stage of a waveform shaping circuit and a peak waveform appears only at an inflection point of a signal (a) without being affected by DC fluctuation (d) of the signal (a) and a waveform (e) is produced and the waveform (e) is comparated by the comparator circuit means 11 having a hysteresis. Moreover, f, g in figure depict a hysteresis level of the comparator circuit means 11 having a hysteresis,



⑩日本国特許庁(JP)

①特許出顧公開

⑫ 公 開 特 許 公 報 (A)

平4-17431

@Int. Cl. 5

識別配号

庁内整理番号

6公開 平成 4 年(1992) 1 月22日

12/56 12/48 H 04 L

7830-5K 7830-5K

H 04 L 11/20

102

審査請求 未請求 請求項の数 3 (全4頁)

❷発明の名称

パケツト一時蓄積装置

创特 顧 平2-121509

顧 平2(1990)5月11日 -包出

仍発 豣 者

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

日本電気株式会社 勿出 願 拖烘

弁理士 山内 個代 理

1. 発明の名称

パケットー時春積装置

2: 特許請求の範囲

1. それぞれ優先販位の定められた複数のFI

パケットに付与された優先順位を判断する優先 順位判断手段と、

この優先順位判断手段で判断された優先順位に 対応する前記FIFOメモリにパケットを格納す る格納手段と、

前記複数のFIFOメモリの高い優先順位を有 するF1FOメモリから顕次パケットを読み出す 鉄み出し手及

とを具備することを特徴とするパケットー時審徴 整置.

2. それぞれ優先順位の定められた複数のFI FOメモリと、

パケットに付与された優先順位を判断する優先 順位判断手段と、

この優先順位判断手段で判断された優先順位に 対応する前記FJFOメモリにパケットを格納す る格納手段と、

前記複数のFIFOメモリのそれぞれから、そ の優先順位に応じて定められた比率で順次パケッ トを読み出す読み出し手段

とを具備することを特徴とするパケット一時暫積

3. 優先順位判断手段はパケットのアドレス情 報からパケットの優先情報を判断することを特徴 とする読水項1または2記載のパケットー時書籍 装置。.

3. 発明の詳細な説明

・〔 産業上の利用分野〕

本発明はパケットを一時的に蓄積するFJFO メモリを使用したパケット一時響度装置に関する。 [従来の技術]

パケット交換機は、端末からの情報を所定サイ ズのブロックに分割し、これに宛先や遺書等の ヘッダを符号化したパケットに編集し、出回線を

特用平4-17431(2)

選択して次の交換機または端末装置に転送するようになっている。そしてパケット交換機は、回線を独占することなく複数の通信で共有してパケットを送出するため回線の使用効率が高く、また高い品質のデータ伝送も可能である。

このようなパケット交換機等では、処理符ちやピットレートを変換するために、パケットを変換するためにも数でが配置されている。このパケット一時需要装置の記憶部には、FIFO(First In First Out)メモリを使用し、基本的に待避させた販番にパケットを取り出し、交換機のスイッチ部に供給するようにしている。(発明が解決しようとする課題)

ところで、例えば広帯域ISDN(サービス総合ディジタル網)においては、多種類の情報を同一の網内で取り扱うことが多い。このため、より高速な交換を行うために全ての情報を等長短パケット化し、同一に処理を行うATM(Asynchronous Transfer Node)によるスイッチが往目されている。このATMでは、パケットに宛

. . .

先や論理チャネル等の情報を示すヘッダを付加し、この論理チャネルを参照して対応する出線にパケットを高速に導くようになっている。ATMでは、CPU(中央処理装置)による処理を行わないので、高速にパケットの交換処理を行うことができる。

ところが、ATMによりスイッチング処理を高 速化しても、多種類のパケットを同一に扱う場合、 FIFOメモリにパケットを一時曹積する段階で データ転送の埋近が生じていた。例えば、電話による音声のパケットのように、速延に対して厳しいの要求が厳しいパケットを、遅延に対して厳しくない他のパケットと同様に処理すると、公司を た音声の途切れ等の遺信障害が発生する可能性が あった。

そこで本発明の目的は、パケットを審積することによる遅延の問題を解消することのできるパケット一時審複装隊を提供することにある。

〔課題を解決するための手段〕

請求項1記載の発明は、(i)それぞれ優先順

位の定められた複数のFIFOメモリと、(ii)パケットに付与された優先順位を判断する優先順位判断手段で判断された優先順位に対応するFIFOメモリにパケットを格納する格納手段と、(iv)複数のFIFOメモリの高い優先順位を有するFIFOメモリから順次パケットを読み出す読み出し手段とをパケットー時審積装置に具備させる。

すなわち請求項1のパケットー時書複装置は、 パケットをその優先順位に応じてそれぞれ異なる FIFOメモリに格納し、高い優先順位を有する FIFOメモリから優先的にパケットを読み出す 構成としたものである。

請求項2記載の発明は、(i)それぞれ優先期位の定められた複数のFIFOメモリと、(ii)パケットに付与された優先期位を判断する優先期位判断手段と、(ii)この優先順位判断手及で判断された優先頭位に対応するFIFOメモリにパケットを格納する格納手段と、(iv)複数のFIFOメモリのそれぞれから、その優先順位に応じ

て定められた比率で順次パケットを読み出す読み出し手段とをパソット一時暫積装置に具備させる。 すなわち請求項 2 記載のパケット一時蓄積装置 では、優先順位に応じた比率でパケットを順次読 み出す構成としている。

更に、請求項3記載の発明では、パケットのア ドレス情報からパケットの優先情報を判断するよ うにしている。

〔実施例〕

以下実施例につき本発明を詳細に説明する。 第1 図は本発明の一実施例におけるパケットー 時費積装置の構成を表わしたものである。

パケットー時智接装置は第1から第NのFIF 〇メモリ11-1~11-Nを備えている。第1から第NのFIFOメモリは、伝送するパケット に要求される選延品質の程度によりパケットに付 与される優先順位と同数配置されている。いま類 1のFIFOメモリ11-1が最高位の優先順位 であり、第NのFIFOメモリ11-Nが最低位 の優先順位であるものとする。

特別平4-17431 (3)

パケットー時書後装置は、セレクタ回路12を 鏡えており、例えば図示しないATMのシャフル 型や共有メモリ型のスイッチ部に出力パス13で 接続されている。セレクタ回路12は、割卸回路 14からのセレクタ制御信号16によって第1か ら第NのFIFOメモリ11-1~11-Nのい ずれかを出力パス13に接続するようになってい

制御回路 1 4 は、第 1 から第 N の F I F O メモリ 1 1 - 1 ~ 1 1 - N のそれぞれに、パケットの書き込みと読み出しを指示する読書制御信号 1 8 - 1~1 8 - Nを供給する。制御回路 1 4 は、パケットの優先類位を判断する図示しないワイヤードロジック回路を備えている。

このように構成されたパケット一時書積装置の 動作について次に説明する。

(incl

入力パス 1 7 から入力パケット 2 1 がパケット 一時都被装置に入力されると、制御回降 1 4 は入 カパケット 2 1 のヘッダに付与された優先順位情 報 2 2 を読み出し、優先順位を判断する。入力パ ケット 2 1 が例えば音声情報のような最優先のパケットであるとする。この場合、制御国路 1 4 は、故当する最優先現位の第 1 の F I F O メモリ 1 1 ー 1 に対して書き込みを指示する読書制 都信号 1 8 ー 1 を供給して、入力パケット 2 1 を格納する。一方、パケットの読み出しは次のようにして行われる。

例えば第1のF1FOメモリ11-1に格納されているパケットを読み出す場合、制御国路14はセレクタ回路12に第1のF1FOメモリ11-1を選択する制御信号16を入力により、選択する制御信号16の入力により、選択ス13に接続する。制御回路14は、また、第1のF1FOメモリ11-1を出力がより、第1のF1FOメモリ11-1からはまり、第1のF1FOメモリ11-1から、パケットがセレクタ回路12を介して出力パス13に出力パケット23として出力される。

次に制御回路 I 4 が第 1 から第 N の F I F O メ

モリ11-1~11-Nからパケットを読み出す 順序について説明する。

制御回路14は、最高位の優先順位を持つF1 FOメモリ11ー1から順に、パケットが格納さ れているかを検索する。制御回路14は、第1の FIFOメモリ11-しにパケットが格納されて いれば、このメモリに格納されている全てのバ ケットを順次読み出す。第1.のFIFOメモリ1 1-1からパケットの読み出しが終了した場合、 または第1のFIFOメモリにパケットが格納さ れていない場合、制御回路14は第2のF1FO メモリ11ー2からパケットを1つ読み出す。こ の間に第1のFIFOメモリ11-1に新たにパ ケットが格納されていれるか確認し、格納されて いればそのパケットを全て読み出し、格納されて いなければ第2のF1FOメモリ11-2からパ ケットを1.つ読み出す。制御国路14は、第2以 降のFIFOメモリ11から全てのパケットを耽 み出すと、第1のF1FOメモリ11-1、第2 のFIFOメモリ11-2にパケットが格納され

ていてないことを順次確認した後に第3のF1F Oメモリ11-3からパケットを1つ読み出す。

同様にして第2以降のFIFOメモリ11からは、パケットを1つ読み出す毎に、最高位の祖先頃位置を持つ第1のFIFOメモリ1-1から買にパケッが格納されているか検索し、最初にパケットの格納が検索されたFIFOメモリからパケットを1つ読み出すようにする。

以上説明した実施例では、あるFIFOメモリに対して、それよりも上位のFIFOメモリから全てのパケットが読み出された後にパケットを読み出すようにしたが、本発明はこれに限られず、例えば、各FIFOメモリに格納されるパケットの優先順位に応じた比率でそれぞれのFIFOメモリからパケットを読み出すようにしてもよい。

また以上説明した実施例では、ヘッグに付与された優先順位情報から入力パケットの優先順位を判断したが、本発明では、パケットに付与されるアドレス情報から優先順位を判断することも可能である。すなわち、パケットを受信する端来装置

が例えば電話器であれば、入力パケットは音声であり、最優先頃位であると判断することが可能である。

〔発明の効果〕

このように本発明によれば、パケットを運延品質に対する厳しさによって定められた優先順位に応じて、別々のFIFOメモリに格納し、高い優先順位を有するパケットを優先的に読み出す構成としたので、運延品質の要求が厳しいパケットに対してパケットー時智積装置内で生じる運延量を小さくすることができる。

4. 図面の簡単な説明

 $^{+}.1^{\cdot}$

第1回はは本発明の一実施例を説明するための 構成図である。


1 1 - 1 ~ 1 1 - N ····· 第 1 から第 N の F I F ロメモリ

12……セレクタ回路、

14……制甸回路。

出類人 日本電気株式会社 代理人 弁理士 山内梅雄

第 1 図



This Page is Inserted by IFW Indexing and Scanning

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.